




Flavio La Morea


Diplomand	Flavio La Morea
Examinator	Prof. Guido Keel
Experte	Robert Reutemann, Miromico AG, Zürich, ZH
Themengebiet	Sensorik

Highspeed-Datenübertragung


Interface für Highspeed ADC und DAC



Gesamtsystem



Längen Anpassung der Leiterbahnen in PCB-Entwurf



5-MHz-Rechteck- und -Sinussignal mit ADC abgetastet

Ausgangslage: Elektronische Bauteile wurden in den vergangenen Jahren immer schneller, kleiner und billiger. ADCs mit mehr als 100 Msamples/s und über 10 Bit Auflösung sind heutzutage erhältlich und erschwinglich. Solche Wandler generieren eine Datenrate von über 1 GBit/s, was hohe Anforderungen an die umgebende Elektronik stellt. Um z.B. Daten von einem ADC an ein FPGA weiterzuleiten, eignen sich «normale» digitale Verbindungen nicht mehr. Das Auf- und Entladen der Leitungskapazitäten benötigt sehr viel Energie. Eine stromgesteuerte Datenübertragung mit kleinerem Spannungshub, wie z.B. LVDS (Low Voltage Differential Signaling), eignet sich besser.

Aufgabenstellung: In dieser Arbeit soll ein Highspeed-System für schnelle Wandler, welche das DDR(Double Data Rate)-LVDS-Interface verwenden, implementiert werden. Dieses Interface wird von Altera FPGAs sowie von diversen kommerziellen Wandlern unterstützt und wird in Zukunft auch in Highspeed-ASICs vom Institut für Mikroelektronik und Embedded Systems IMES implementiert werden. Der Aufbau soll auch als Demonstrator im Unterricht dienen können.

Ergebnis: Aus dieser Arbeit resultiert ein PCB mit einem 125 MSamples/s ADC und einem 500 MSamples/s DAC. Beide Wandler haben jeweils zwei Kanäle. Signale können über SMA-Buchsen angelegt bzw. abgegriffen werden; dabei wurde darauf geachtet, dass wie bei einem Oszilloskop ein 50-Ω- sowie ein 1-MΩ-Abschluss vorhanden ist. Zusätzlich finden sich auf Ein- und Ausgangsseite jeweils variierbare Verstärkerstufen vorzufinden. Das PCB kann auf ein Altera-FPGA-Board, welches über eine HSMC-Buchse verfügt, gesteckt werden. Damit im hochfrequenten Bereich keine unerwünschten Effekte auftreten, musste im PCB-Entwurf auf diverse Dinge geachtet werden. Ein Beispiel dafür ist die Längen Anpassung der Datenleitungen, damit die Verzögerungszeiten aufsynchronisiert werden. Im momentanen Stand der Arbeit können die Daten der beiden ADC-Kanäle mithilfe eines Matlab-Skripts eingelesen und auf dem Bildschirm dargestellt werden. Dabei können die Anzahl Samples sowie ein Downsample-Faktor eingestellt werden. Die Ansteuerung des DAC mittels Matlab ist noch nicht implementiert, daher werden die vom ADC eingelesenen Daten direkt im FPGA an den DAC weitergegeben. Das ausgegebene Signal kann dann wieder mit einem Oszilloskop gemessen werden.